sách gpt4 ai đã đi

Biểu diễn Verilog của flip-flop

In lại 作者:行者123 更新时间:2023-12-02 18:28:15 31 4
mua khóa gpt4 Nike

我正在自学 verilog 并尝试编写失败模型。我在指定部分遇到了以下 ck->q 延迟弧的建模,但无法理解它到底是做什么的。

(posege CK => (Q : 1'b1))=(0, 0);

谁能解释一下它是如何工作的?是不是就像D=1, CK->Q考虑这些延迟一样?如果是的话,我们需要有(posege CK => (Q : 1'b0))=(0, 0);

那么引脚 D 上的 X 传播又如何呢

1 Câu trả lời

Verliog 可用于对许多级别进行建模。简单的行为模型,RTL(可综合)建模数据和控制的传输或位于逻辑门级别的门级别,(ANDs ORs,人字拖)。通常只有门级必须意识到这些延迟。

在 RTL 中对翻转行为进行建模的典型方法是:

always @(posedge clk) begin
q <= d;
kết thúc

关于触发器的 verilog 表示,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/22608581/

31 4 0
Bài viết được đề xuất: asp.net - CheckBoxList不输出标签
Bài viết được đề xuất: hadoop - Impala查询以获取下一个日期
Bài viết được đề xuất: docker - x509:证书由未知机构签名:Docker中的Google Storage
Bài viết được đề xuất: sql - 寻找一些很酷的 Silverlight 图表演示
行者123
Hồ sơ cá nhân

Tôi là một lập trình viên xuất sắc, rất giỏi!

Nhận phiếu giảm giá Didi Taxi miễn phí
Mã giảm giá Didi Taxi
Giấy chứng nhận ICP Bắc Kinh số 000000
Hợp tác quảng cáo: 1813099741@qq.com 6ren.com